دانشگاه صنعتی شریف

دانشکده مهندسی کامپیوتر

عنوان گزارش

گزارش آزمایش ۳

توصیف جریان داده

Digital Systems Design Laboratory

اعضای گروه

پوریا عرفانزاده ۴۰۱۱۱۰۹۱۸
فاطیما تیمارچی ۴۰۲۱۰۵۸۰۲
آیه صابری ۴۰۲۱۰۶۱۴۵

نام درس

آزمایشگاه طراحی سیستم‌های دیجیتال

استاد درس

دکتر علیرضا اجلالی

سال تحصیلی ۱۴۰۴–۱۴۰۵

۱.۳ مقدمه و اهداف

در این آزمایش، توصیف جریان داده در Verilog با دستور assign بررسی می‌شود. بخش نخست شامل طراحی سلسله‌مراتبی مقایسه‌کننده‌ی آبشاری چهار بیتی و بخش دوم شامل طراحی یک مقایسه‌کننده‌ی سریال دارای ورودی reset است.

۲.۳ طراحی و کد Verilog

الف) مقایسه‌کننده‌ی آبشاری چهار بیتی

واحد پایه، یک مقایسه‌کننده‌ی یک‌بیتی آبشاری با سه ورودی وضعیت از مرحله‌ی پرارزش‌تر است. اگر مراحل قبلی برابری را گزارش کرده باشند، بیت جاری می‌تواند نتیجه را به بزرگ‌تر یا کوچک‌تر تغییر دهد؛ در غیر این صورت نتیجه‌ی قطعی مرحله‌ی قبلی بدون تغییر عبور می‌کند. روابط داده‌ای این مرحله عبارت‌اند از:

$$G_{\text{next}} = G_{\text{prev}} \vee (E_{\text{prev}} \wedge A \wedge \overline{B}),$$

$$E_{\text{next}} = E_{\text{prev}} \wedge \overline{A \oplus B},$$

$$L_{\text{next}} = L_{\text{prev}} \vee (E_{\text{prev}} \wedge \overline{A} \wedge B).$$

هر سه رابطه تنها با دستورهای پیوسته‌ی assign توصیف شده‌اند.

```
module compare_stage (
    input  wire first_bit,
    input  wire second_bit,

    input  wire greater_from_previous,
    input  wire equal_from_previous,
    input  wire less_from_previous,

    output wire greater_to_next,
    output wire equal_to_next,
    output wire less_to_next
);

    assign greater_to_next =
        greater_from_previous |
        (equal_from_previous & first_bit & ~second_bit);

    assign equal_to_next =
        equal_from_previous & ~(first_bit ^ second_bit);

    assign less_to_next =
        less_from_previous |
        (equal_from_previous & ~first_bit & second_bit);

endmodule
```

شکل ۱: کد جریان داده‌ی مرحله‌ی یک‌بیتی مقایسه‌کننده

برای ساخت مقایسه‌کننده‌ی چهار بیتی، چهار نمونه از این مرحله از بیت ۳ تا بیت ۰ به‌صورت آبشاری متصل شدند. وضعیت اولیه‌ی مرحله‌ی پرارزش $G = 0, E = 1, L = 0$ است و خروجی هر مرحله به ورودی وضعیت مرحله‌ی بعد می‌رود. در نتیجه، نخستین اختلاف از سمت بیت پرارزش نتیجه‌ی نهایی را تعیین می‌کند.

```
module four_bit_comparator (
    input  wire [3:0] first_number,
    input  wire [3:0] second_number,

    output wire first_is_greater,
    output wire numbers_are_equal,
    output wire first_is_less
);

    wire greater_after_bit3;
    wire equal_after_bit3;
    wire less_after_bit3;


    wire greater_after_bit2;
    wire equal_after_bit2;
    wire less_after_bit2;


    wire greater_after_bit1;
    wire equal_after_bit1;
    wire less_after_bit1;



    compare_stage stage_bit3 (
        .first_bit            (first_number[3]),
        .second_bit           (second_number[3]),

        .greater_from_previous(1'b0),
        .equal_from_previous  (1'b1),
        .less_from_previous   (1'b0),
```

شکل ۲: تعریف ورودی‌ها، خروجی‌ها و مرحله‌ی بیت ۳

```
compare_stage stage_bit3 (
    .first_bit              (first_number[3]),
    .second_bit             (second_number[3]),

    .greater_from_previous(1'b0),
    .equal_from_previous   (1'b1),
    .less_from_previous    (1'b0),

    .greater_to_next       (greater_after_bit3),
    .equal_to_next         (equal_after_bit3),
    .less_to_next          (less_after_bit3)
);

compare_stage stage_bit2 (
    .first_bit              (first_number[2]),
    .second_bit             (second_number[2]),

    .greater_from_previous(greater_after_bit3),
    .equal_from_previous   (equal_after_bit3),
    .less_from_previous    (less_after_bit3),

    .greater_to_next       (greater_after_bit2),
    .equal_to_next         (equal_after_bit2),
    .less_to_next          (less_after_bit2)
);
```

شکل ۳: اتصال مرحله‌ی بیت ۳ به مرحله‌ی بیت ۲

```
    compare_stage stage_bit1 (
        .first_bit              (first_number[1]),
        .second_bit             (second_number[1]),

        .greater_from_previous(greater_after_bit2),
        .equal_from_previous   (equal_after_bit2),
        .less_from_previous    (less_after_bit2),

        .greater_to_next       (greater_after_bit1),
        .equal_to_next         (equal_after_bit1),
        .less_to_next          (less_after_bit1)
    );

    compare_stage stage_bit0 (
        .first_bit              (first_number[0]),
        .second_bit             (second_number[0]),


        .greater_from_previous(greater_after_bit1),
        .equal_from_previous   (equal_after_bit1),
        .less_from_previous    (less_after_bit1),

        .greater_to_next       (first_is_greater),
        .equal_to_next         (numbers_are_equal),
        .less_to_next          (first_is_less)
    );

endmodule
```

شکل ۴: اتصال مراحل بیت ۱ و صفر و تولید خروجی نهایی

نمای RTL دقیقاً چهار بلوک compare_stage متوالی را نشان می‌دهد و بنابراین ساختار سلسله‌مراتبی موردنظر دستور کار حفظ شده است.



شکل ۵: نمای RTL مقایسه‌کننده‌ی آبشاری چهار بیتی

ب) مقایسه‌کننده‌ی سریال

مقایسه‌کننده‌ی سریال پس از reset در حالت برابر، یعنی $G = 0, E = 1, L = 0$، قرار می‌گیرد. بیت‌های دو عدد از پرارزش‌ترین بیت به کم‌ارزش‌ترین بیت وارد می‌شوند. تا وقتی $E = 1$ است هر بیت جدید می‌تواند رابطه را تعیین کند؛ پس از مشاهده‌ی نخستین اختلاف، وضعیت بزرگ‌تر یا کوچک‌تر حفظ می‌شود. روابط حالت بعد همان روابط مرحله‌ی آبشاری‌اند، اما نتیجه باید بین پالس‌های ساعت نگه‌داری شود.

برای رعایت محدودیت استفاده‌ی انحصاری از assign، نگه‌داری وضعیت با شش شبکه‌ی بازخوردی در دو فاز master/slave انجام شده است. در یک سطح ساعت، حالت بعد در سیگنال‌های master ذخیره می‌شود و در سطح دیگر به خروجی منتقل می‌گردد. reset نیز به‌صورت غیرهم‌زمان مقادیر اولیه را تحمیل می‌کند.

```
module serial_bit_comparator (
    input  wire reset,
    input  wire clock,

    input  wire serial_first_bit,
    input  wire serial_second_bit,

    output wire first_is_greater,
    output wire bits_are_equal,
    output wire first_is_less
);

    wire next_greater;
    wire next_equal;
    wire next_less;

    wire master_greater;
    wire master_equal;
    wire master_less;

    assign next_greater =
        first_is_greater |
        (bits_are_equal & serial_first_bit & ~serial_second_bit);

    assign next_equal =
        bits_are_equal &
        ~(serial_first_bit ^ serial_second_bit);

    assign next_less =
        first_is_less |
        (bits_are_equal & ~serial_first_bit & serial_second_bit);

    assign master_greater =
```

شکل ۶: تعریف رابط و روابط حالت بعد مقایسه‌کننده‌ی سریال

```
    assign next_less =
        first_is_less |
        (bits_are_equal & ~serial_first_bit & serial_second_bit);

    assign master_greater =
        reset ? 1'b0 :
        (clock ? master_greater : next_greater);

    assign first_is_greater =
        reset ? 1'b0 :
        (clock ? master_greater : first_is_greater);

    assign master_equal =
        reset ? 1'b1 :
        (clock ? master_equal : next_equal);


    assign bits_are_equal =
        reset ? 1'b1 :
        (clock ? master_equal : bits_are_equal);

    assign master_less =
        reset ? 1'b0 :
        (clock ? master_less : next_less);

    assign first_is_less =
        reset ? 1'b0 :
        (clock ? master_less : first_is_less);

endmodule
```

شکل ۷: پیاده‌سازی نگه‌داری حالت و بازنشانی تنها با assign



شکل ۸: نمای RTL و عناصر حافظه‌ی استنتاج‌شده برای مقایسه‌کننده‌ی سریال

۳.۳ تست‌بنچ و شبیه‌سازی

الف) آزمون مقایسه‌کننده‌ی آبشاری

تست‌بنچ آبشاری تمام $16 \times 16 = 256$ ترکیب ممکن دو ورودی چهار بیتی را پیمایش می‌کند. برای هر بردار، سه خروجی مدار با عملگرهای مرجع $>$، $==$ و $<$ مقایسه شده و هر مغایرت در error_count ثبت می‌شود.

```
`timescale 1ns/1ps

module four_bit_comparator_tb;

    reg  [3:0] test_first_number;
    reg  [3:0] test_second_number;

    wire result_greater;
    wire result_equal;
    wire result_less;

    integer first_value;
    integer second_value;
    integer error_count;

    four_bit_comparator dut (
        .first_number      (test_first_number),
        .second_number     (test_second_number),
        .first_is_greater  (result_greater),
        .numbers_are_equal (result_equal),
        .first_is_less     (result_less)
    );

    initial begin

        test_first_number  = 4'b0000;
        test_second_number = 4'b0000;
        error_count        = 0;

        $display("-------------------------------------------");
        $display("Starting exhaustive comparator simulation");
        $display("-------------------------------------------");
```

شکل ۹: تعریف تست‌بنچ و نمونه‌سازی مقایسه‌کننده‌ی چهار بیتی

```
        for (first_value = 0; first_value < 16; first_value = first_value + 1) begin
            for (second_value = 0; second_value < 16; second_value = second_value + 1) begin

                test_first_number  = first_value;
                test_second_number = second_value;

                #10;

                if (
                    (result_greater !== (test_first_number > test_second_number)) ||
                    (result_equal   !== (test_first_number == test_second_number)) ||
                    (result_less    !== (test_first_number < test_second_number))
                ) begin

                    error_count = error_count + 1;

                    $display(
                        "ERROR: first=%d second=%d | greater=%b equal=%b less=%b",
                        test_first_number,
                        test_second_number,
                        result_greater,
                        result_equal,
                        result_less
                    );

                end

            end
        end
```

شکل ۱۰: حلقه‌های آزمون فراگیر و مقایسه با نتیجه‌ی مرجع

```
        if (error_count == 0) begin
            $display("------------------------------------------------");
            $display("ALL 256 TEST CASES PASSED SUCCESSFULLY");
            $display("------------------------------------------------");
        end
        else begin
            $display("------------------------------------------------");
            $display("SIMULATION FAILED: %d errors detected", error_count);
            $display("------------------------------------------------");
        end

        $stop;

    end

endmodule
```

شکل ۱۱: گزارش قبولی یا خطای آزمون فراگیر

اجرای تست‌بنچ در ModelSim با کامپایل سه پیمانه و افزودن سیگنال‌ها به پنجره‌ی موج انجام شد. خروجی ترمینال، قبولی تمام ۲۵۶ حالت و صفر بودن شمارنده‌ی خطا را نشان می‌دهد. شکل موج کامل و نمای پالایش‌شده نیز خاصیت one-hot خروجی‌ها را تأیید می‌کنند؛ در هر لحظه دقیقاً یکی از سه رابطه‌ی بزرگ‌تر، برابر یا کوچک‌تر فعال است.

```
# 3 compiles, 0 failed with no errors.
ModelSim> vsim work.four_bit_comparator_tb
# vsim work.four_bit_comparator_tb
# Loading work.four_bit_comparator_tb
# Loading work.four_bit_comparator
# Loading work.compare_stage
VSIM 2> add wave -r sim:/four_bit_comparator_tb/*
VSIM 3> run -all
# ----------------------------------------
# Starting exhaustive comparator simulation
# ----------------------------------------
# ----------------------------------------
# ALL 256 TEST CASES PASSED SUCCESSFULLY
# ----------------------------------------
# Break in Module four_bit_comparator_tb at C:/Users/ASUS/Downloads/dsd3/ModelSim/Exp_3_simulation/Cascadable_Comparator_Simulation/four_bit_comparator_tb.v line 75


VSIM 4>
```

شکل ۱۲: فرمان‌های اجرای تست‌بنچ در ModelSim

```
Transcript
# ----------------------------------------
# Break in Module four_bit_comparator_tb at C:/Users/ASUS/Downloads/dsd3/ModelSim/Exp_3_simulation/Cascadable_Comparator_Simulation/four_bit_comparator_tb.v line 75
VSIM 6> view wave
# .main_pane.wave.interior.cs.body.pw.wf
VSIM 7> restart -f
VSIM 8> add wave -r sim:/four_bit_comparator_tb/*
VSIM 9> add wave -r sim:/four_bit_comparator_tb/dut/*
VSIM 10> run -all
# ----------------------------------------
# Starting exhaustive comparator simulation
# ----------------------------------------
# ----------------------------------------
# ALL 256 TEST CASES PASSED SUCCESSFULLY
# ----------------------------------------
# Break in Module four_bit_comparator_tb at C:/Users/ASUS/Downloads/dsd3/ModelSim/Exp_3_simulation/Cascadable_Comparator_Simulation/four_bit_comparator_tb.v line 75

VSIM 11>
```


شکل ۱۳: پیام قبولی همه‌ی ۲۵۶ حالت آزمون



شکل ۱۴: شکل موج همه‌ی سیگنال‌های مقایسه‌کننده‌ی آبشاری



شکل ۱۵: شکل موج ورودی‌ها و خروجی‌های اصلی



شکل ۱۶: نمای بزرگ‌شده‌ی تغییر خروجی‌ها برای چند بردار نخست

ب) آزمون مقایسه‌کننده‌ی سریال

تست‌بنچ سریال یک ساعت با نیم‌دوره‌ی 5 ns تولید می‌کند. وظیفه‌ی reset_comparator درستی حالت اولیه را کنترل می‌کند و وظیفه‌ی compare_words بیت‌های دو کلمه‌ی چهار بیتی را از بیت ۳ تا صفر در لبه‌ی منفی اعمال می‌کند. خروجی پس از لبه‌ی مثبت با یک مدل مرجع مقایسه می‌شود؛ مدل مرجع نیز فقط تا زمان برابر بودن پیشوند، اجازه‌ی تغییر نتیجه را می‌دهد.

```
`timescale 1ns/1ps

module serial_bit_comparator_tb;

    reg clock;
    reg reset;

    reg serial_first_bit;
    reg serial_second_bit;

    wire first_is_greater;
    wire bits_are_equal;
    wire first_is_less;

    integer error_count;

    serial_bit_comparator dut (
        .reset             (reset),
        .clock             (clock),
        .serial_first_bit  (serial_first_bit),
        .serial_second_bit (serial_second_bit),
        .first_is_greater  (first_is_greater),
        .bits_are_equal    (bits_are_equal),
        .first_is_less     (first_is_less)
    );


    initial begin
        clock = 1'b0;

        forever begin
            #5 clock = ~clock;
        end
```

شکل ۱۷: تعریف سیگنال‌ها، مدار تحت آزمون و مولد ساعت

```
end

task reset_comparator;
    begin
        reset             = 1'b1;
        serial_first_bit  = 1'b0;
        serial_second_bit = 1'b0;

        #2;

        if (
            first_is_greater !== 1'b0 ||
            bits_are_equal   !== 1'b1 ||
            first_is_less    !== 1'b0
        ) begin
            error_count = error_count + 1;

            $display(
                "RESET ERROR: greater=%b equal=%b less=%b",
                first_is_greater,
                bits_are_equal,
                first_is_less
            );
        end

        @(negedge clock);
        #1;
        reset = 1'b0;
    end
endtask

task compare_words;
```

شکل ۱۸: وظیفه‌ی بازنشانی و کنترل حالت اولیه

```
        input [3:0] first_word;
        input [3:0] second_word;

        integer bit_index;

        reg expected_greater;
        reg expected_equal;
        reg expected_less;

        begin
            expected_greater = 1'b0;
            expected_equal   = 1'b1;
            expected_less    = 1'b0;

            reset_comparator;

            $display(
                "Testing first=%b second=%b",
                first_word,
                second_word
            );

            for (
                bit_index = 3;
                bit_index >= 0;
                bit_index = bit_index - 1
            ) begin

                @(negedge clock);

                serial_first_bit  = first_word[bit_index];
                serial_second_bit = second_word[bit_index];
```

شکل ۱۹: تعریف وظیفه‌ی مقایسه و ارسال بیت‌ها از MSB

```
            if (expected_equal == 1'b1) begin

                if (first_word[bit_index] > second_word[bit_index]) begin
                    expected_greater = 1'b1;
                    expected_equal   = 1'b0;
                    expected_less    = 1'b0;
                end
                else if (first_word[bit_index] < second_word[bit_index]) begin
                    expected_greater = 1'b0;
                    expected_equal   = 1'b0;
                    expected_less    = 1'b1;
                end

            end

            @(posedge clock);
            #1;

            if (
                first_is_greater !== expected_greater ||
                bits_are_equal   !== expected_equal   ||
                first_is_less    !== expected_less
            ) begin

                error_count = error_count + 1;

                $display(
                    "ERROR at bit %0d: A_bit=%b B_bit=%b | actual=%b%b%b expected=%b%b%b",
                    bit_index,
                    serial_first_bit,
                    serial_second_bit,
                    first_is_greater,
                    bits_are_equal,
```

شکل ۲۰: به‌روزرسانی مدل مرجع و مقایسه‌ی خروجی‌ها

```
                    serial_second_bit,
                    first_is_greater,
                    bits_are_equal,
                    first_is_less,
                    expected_greater,
                    expected_equal,
                    expected_less
                );

            end
            else begin

                $display(
                    "Bit %0d passed: A_bit=%b B_bit=%b result=%b%b%b",
                    bit_index,
                    serial_first_bit,
                    serial_second_bit,
                    first_is_greater,
                    bits_are_equal,
                    first_is_less
                );

            end

        end
    end
endtask

initial begin

    reset             = 1'b1;
    serial_first_bit  = 1'b0;
    serial_second_bit = 1'b0;
```

شکل ۲۱: گزارش نتیجه‌ی هر بیت و پایان وظیفه

```
        reset             = 1'b1;
        serial_first_bit  = 1'b0;
        serial_second_bit = 1'b0;
        error_count       = 0;

        $display("========================================");
        $display("Starting serial comparator simulation");
        $display("========================================");

        compare_words(4'b1100, 4'b1100);

        compare_words(4'b1000, 4'b0111);

        compare_words(4'b0100, 4'b0111);

        compare_words(4'b1011, 4'b1001);

        compare_words(4'b0011, 4'b0100);

        compare_words(4'b1011, 4'b1010);

        $display("========================================");

        if (error_count == 0) begin
            $display("ALL SERIAL COMPARATOR TESTS PASSED");
        end
        else begin
            $display(
                "SERIAL SIMULATION FAILED: %0d errors",
                error_count
            );
        end
```

شکل ۲۲: بردارهای آزمون برابر، بزرگ‌تر و کوچک‌تر

```
        $display("========================================");

        if (error_count == 0) begin
            $display("ALL SERIAL COMPARATOR TESTS PASSED");
        end
        else begin
            $display(
                "SERIAL SIMULATION FAILED: %0d errors",
                error_count
            );
        end

        $display("========================================");

        $stop;


    end

endmodule
```


شکل ۲۳: گزارش نهایی قبولی یا تعداد خطاها

شش زوج آزمون شامل حالت برابر و نمونه‌های بزرگ‌تر و کوچک‌تر اعمال شدند. متن ترمینال نتیجه‌ی هر بیت را نشان می‌دهد و در پایان پیام ALL SERIAL COMPARATOR TESTS PASSED چاپ شده است. شکل موج‌ها نیز بازنشانی به 010، دریافت متوالی بیت‌ها و تثبیت نتیجه پس از نخستین اختلاف


معنادار را نشان می‌دهند.



شکل ۲۴: خروجی ترمینال و قبولی تمام آزمون‌های سریال



شکل ۲۵: شکل موج کامل سیگنال‌های داخلی و تست‌بنچ



شکل ۲۶: شکل موج سیگنال‌های ضروری مقایسه‌کننده‌ی سریال

۴.۳ سنتز و پیاده‌سازی نرم‌افزاری

هر دو طرح برای قطعه‌ی EP2C5T144C6 از خانواده‌ی Cyclone II سنتز شدند. مقایسه‌کننده‌ی آبشاری ۹ تابع ترکیبی و ۱۱ پایه، و مقایسه‌کننده‌ی سریال ۹ تابع ترکیبی و ۷ پایه مصرف می‌کند؛ در هر دو مورد مصرف عناصر منطقی کمتر از یک درصد ظرفیت تراشه است.

Flow Summary	
Flow Status	Successful - Wed Aug 05 11:27:26 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	top
Top-level Entity Name	four_bit_comparator
Family	Cyclone II
Total logic elements	9 / 4,608 (< 1 %)
Total combinational functions	9 / 4,608 (< 1 %)
Dedicated logic registers	0 / 4,608 (0 %)
Total registers	0
Total pins	11 / 89 (12 %)
Total virtual pins	0
Total memory bits	0 / 119,808 (0 %)
Embedded Multiplier 9-bit elements	0 / 26 (0 %)
Total PLLs	0 / 2 (0 %)
Device	EP2C5T144C6
Timing Models	Final

شکل ۲۷: خلاصه‌ی منابع مقایسه‌کننده‌ی آبشاری

Flow Summary	
Flow Status	Successful - Wed Aug 05 13:14:01 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	serial_bit_comparator
Top-level Entity Name	serial_bit_comparator
Family	Cyclone II
Total logic elements	9 / 4,608 (< 1 %)
Total combinational functions	9 / 4,608 (< 1 %)
Dedicated logic registers	0 / 4,608 (0 %)
Total registers	0
Total pins	7 / 89 (8 %)
Total virtual pins	0
Total memory bits	0 / 119,808 (0 %)
Embedded Multiplier 9-bit elements	0 / 26 (0 %)
Total PLLs	0 / 2 (0 %)
Device	EP2C5T144C6
Timing Models	Final

شکل ۲۸: خلاصه‌ی منابع مقایسه‌کننده‌ی سریال

کامپایل هر دو پروژه با صفر خطا تکمیل شد. طرح آبشاری به‌دلیل ترکیبی بودن ساعت ندارد و هشدارهای تحلیل زمان برای آن طبیعی است. در طرح سریال هشدارهای مربوط به کامل نبودن قیود زمانی و کمینه‌ی پهنای پالس دیده می‌شود؛ ازاین‌رو قید ساعت و مسیرهای زمانی در تحلیل نرم‌افزاری مورد توجه قرار گرفتند. با توجه به برگزاری مجازی آزمایشگاه، شبیه‌سازی و سنتز نرم‌افزاری مبنای ارزیابی این آزمایش هستند.

Type	ID	Message
	332142	No user constrained base clocks found in the design. Calling "derive_clocks -per
	332096	The command derive_clocks did not find any clocks to derive. No clocks were cre
⚠	332068	No clocks defined in design.
	332140	No Setup paths to report
	332140	No Hold paths to report
	332140	No Recovery paths to report
	332140	No Removal paths to report
	332140	No Minimum Pulse Width paths to report
	332001	The selected device family is not supported by the report_metastability command.
	332102	Design is not fully constrained for setup requirements
	332102	Design is not fully constrained for hold requirements
		Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
	293000	Quartus II Full Compilation was successful. 0 errors, 12 warnings

شکل ۲۹: کامپایل موفق مقایسه‌کننده‌ی آبشاری

```
332146 Worst-case hold slack is 0.762
332140 No Recovery paths to report
332140 No Removal paths to report
332146 Worst-case minimum pulse width slack is -1.380
332001 The selected device family is not supported by the report_metastability command.
332102 Design is not fully constrained for setup requirements
332102 Design is not fully constrained for hold requirements
       Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
293000 Quartus II Full Compilation was successful. 0 errors, 13 warnings
```

شکل ۳۰: کامپایل موفق مقایسه‌کننده‌ی سریال

۵.۳ نتایج

- مقایسه‌کننده‌ی چهار بیتی با اتصال سلسله‌مراتبی چهار مرحله‌ی یک‌بیتی و صرفاً با توصیف جریان داده ساخته شد.
- آزمون فراگیر تمام ۲۵۶ زوج ورودی بدون خطا پایان یافت.
- مقایسه‌کننده‌ی سریال نتیجه‌ی مقایسه‌ی پیشوند دریافت‌شده را در هر پالس نگه داشت و پس از نخستین اختلاف، وضعیت نهایی را حفظ کرد.
- حالت بازنشانی $G = 0, E = 1, L = 0$ و هر شش زوج آزمون سریال با موفقیت بررسی شدند.
- هر دو پروژه بدون خطای کامپایل و با مصرف کمتر از یک درصد منابع منطقی سنتز شدند.

نتیجه‌گیری

این آزمایش نشان داد که توصیف جریان داده هم برای مدار ترکیبی سلسله‌مراتبی و هم، با استفاده از بازخورد کنترل‌شده، برای مدار ترتیبی قابل استفاده است. زنجیره‌ی مقایسه از بیت پرارزش به کم‌ارزش منطق اولویت عددی را مستقیماً پیاده‌سازی کرد و نسخه‌ی سریال همان منطق را در طول زمان نگه داشت. تست‌بنچ فراگیر بخش اول، بررسی بیت‌به‌بیت بخش دوم و سنتز موفق هر دو طرح، درستی عملکرد را مطابق اهداف آزمایش مجازی تأیید کردند.